შეწირულობა 15 სექტემბერს 2024 – 1 ოქტომბერს 2024
თანხის შეგროვების შესახებ
წიგნების ძებნა
წიგნები
შეწირულობა:
20.8% ამოწურულია
შესვლა
შესვლა
ავტორიზებულ მომხმარებლებს აქვთ წვდომა:
პერსონალური რეკომენდაციები
Telegram ბოტი
ჩამოტვირთვის ისტორია
გაგზავნეთ Email-ზე ან Kindle-ზე
კრებულების მართვა
შენახვა რჩეულებში
პირადი
წიგნის მოთხოვნა
შესწავლა
Z-Recommend
წიგნების სარჩევი
ყველაზე პოპულარული
კატეგორია
მონაწილეობა
დახმარება
ატვირთვები
Litera Library
ქაღალდის წიგნების შეწირვა
ქაღალდის წიგნების დამატება
Search paper books
LITERA Point-ის გახსნა
საკვანძო სიტყვების ძებნა
Main
საკვანძო სიტყვების ძებნა
search
1
FPGA-Based Embedded System Developer's Guide
CRC
A. Arockia Bazil Raj
signal
figure
downto
output
input
fpga
cnt
std_logic_vector
circuit
std_logic
cnt1
port
shown
elsif
binary
clk
bits
clock
embedded
integer
guide
developer’s
interfacing
architecture
values
current
voltage
vhdl
filter
shift
inputs
xor
library
function
develop
rising_edge
adder
clk_sig
solution
range
count
behavioral
serial
parallel
cnt3
ieee.std_logic_1164
counter
array
reset
operation
წელი:
2018
ენა:
english
ფაილი:
PDF, 18.86 MB
თქვენი თეგები:
0
/
5.0
english, 2018
2
FPGA-based Embedded System Developer’s Guide
CRC
A. Arockia Bazil Raj
signal
figure
downto
output
input
fpga
cnt
std_logic_vector
circuit
std_logic
cnt1
port
shown
elsif
binary
clk
bits
clock
embedded
integer
guide
developer’s
interfacing
architecture
values
current
voltage
vhdl
filter
shift
inputs
xor
library
function
develop
rising_edge
adder
clk_sig
solution
range
count
behavioral
serial
parallel
cnt3
ieee.std_logic_1164
counter
array
reset
operation
წელი:
2018
ენა:
english
ფაილი:
PDF, 11.20 MB
თქვენი თეგები:
5.0
/
5.0
english, 2018
3
FPGA based embedded system developer's guide
Taylor & Francis, CRC Press
Raj
,
A. Arockia Bazil
signal
figure
downto
output
input
fpga
cnt
std_logic_vector
circuit
std_logic
cnt1
port
shown
elsif
binary
clk
bits
clock
embedded
integer
guide
developer’s
interfacing
architecture
values
current
voltage
vhdl
filter
shift
inputs
xor
library
function
develop
rising_edge
adder
clk_sig
solution
range
count
behavioral
serial
parallel
cnt3
ieee.std_logic_1164
counter
array
reset
operation
წელი:
2018
ენა:
english
ფაილი:
PDF, 18.85 MB
თქვენი თეგები:
5.0
/
5.0
english, 2018
1
მიჰყევით
ამ ბმულს
ან Telegram-ში მოძებნეთ „@BotFather“ ბოტი
2
გაგზავნეთ ბრძანება /newbot
3
შეიყვანეთ თქვენი ბოტის სახელი
4
შეიყვანეთ მომხმარებლის სახელი ბოტისთვის
5
დააკოპირეთ BotFather-ისგან ბოლო შეტყობინება და ჩასვით აქ
×
×